英特尔Xe独立显卡揭秘:架构通吃+最多1000个EU单元(英特尔xe核显显存)

英特尔于118月18日正式公布研发中的通用型GPU——Ponte Vecchio,采用7nm工艺、Foveros 3D封装、EMIB封装和全新的Xe GPU架构,支持HBM显存、CXL高速互连等技术,面向HPC高性能计算、AI人工智能等领域,美国能源部旗下的“极光”(Aurora)就用了Xe HPC和10nm可扩展至强打造。

英特尔Xe独立显卡揭秘:架构通吃+最多1000个EU单元(英特尔xe核显显存)

英特尔实际上将Xe GPU划分为三个档次:

1、Xe LP(低功耗):用于集成核显、入门级独显,典型功耗5-20W,最高可扩展到50W。

2、Xe HP(高性能):用于主流和发烧消费市场、数据中心和AI领域,典型功耗75-250W。

3、Xe HPC(高性能计算):用于超级计算机等,功耗暂无具体数值但基本不会有什么限制。

英特尔Xe GPU架构是一个非常灵活、扩展性极强的统一架构,针对性地划分成多个微架构,可用于几乎所有计算、图形领域,包括百亿亿次高性能计算、深度学习与训练、云服务、多媒体编辑、工作站、游戏、轻薄笔记本、便携设备等等。

英特尔首席架构师Raja Koduri透露,Xe GPU最初只设计LP、HP两个微架构,后来因高性能领域也有很大机遇新增HPC。Raja还声称,Xe HPC可以扩展到多达1000个EU执行单元,每个单元都是全新设计的,FP64双精度浮点计算能力是现在的40倍。

英特尔Xe独立显卡揭秘:架构通吃+最多1000个EU单元(英特尔xe核显显存)

Xe HPC架构中的EU单元对外通过XEMF(Xe Memory Fabric)总线连接HBM高带宽显存,集成大容量的一致性缓存“Rambo”。Rambo Cache(兰博缓存)本质上是一种用于连接CPU、GPU及HBM缓存的中介层,基于英特尔EMIB封装技术,能够提供极致的显存带宽和FP64浮点性能,且支持显存/缓存ECC纠错、至强级RAS。

英特尔Xe独立显卡揭秘:架构通吃+最多1000个EU单元(英特尔xe核显显存)英特尔Xe独立显卡揭秘:架构通吃+最多1000个EU单元(英特尔xe核显显存)英特尔Xe独立显卡揭秘:架构通吃+最多1000个EU单元(英特尔xe核显显存)

封装方面,EMIB用于连接GPU与HBM,Foveros则用于互连Rambo缓存,由多个GPU在同一中介层上共享。EMIB封装和Foveros 3D封装会大大提升带宽效率和密度。

英特尔Xe HPC将采用英特尔7nm工艺制造,官方称新工艺会加入EUV极紫外光刻技术,晶体管密度是10nm的两倍,设计规则复杂度只有四分之一,英特尔还规划了跨节点工艺优化,带来更好的7nm+、7nm++。

英特尔已经确认第一款Xe显卡采用10nm工艺,面向主流和发烧游戏市场的产品,2021年拿出7nm工艺、面向数据中心和高性能计算的版本。

本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 290004051@qq.com 举报,一经查实,本站将立刻删除。
如若转载,请注明出处:https://www.wuctw.com/20707.html